面经4-嵌入式-韶音科技

然后面试官建议我更新一下简历，把这个项目写上，还是非常感谢芯动的，面试官都很不错，尤其这位面试官给了我非常关键的建议。反问就问了工作内容，具体做什么。

面经4-嵌入式-韶音科技

@曲突徙薪

韶音科技也是提前批，最后开了总包46w。但是我觉得赛道有点小没去，整个面试过程还是比较简单的。

一面

HR问了问基本信息，爱好啥的，没问技术

二面

Q1:简历上写了SRIO详细说一下这个总线

A:实验室用的板卡是DSP+FPGA的异构方案，通过SRIO总线进行通讯，SRIO是摩托罗拉提出的一种高速总线，主要分三层，传输、物理、链路。竞品是PCIE，PCIE网络拓扑是星型拓扑，SRIO强调点对点通讯。FPGA部分使用xilinx

官方提供的IP核，DSP部分驱动是自己写的。

Q2:FPGA你了解吗

A:能看懂Verilog,调试的时候抓过FPGA部分的信号，自己写过传感器的biss协议。

Q3:简历上写了解决cache一致性维护，说一说这个

A:通上

Q4:你还写了解决了多核同步问题，怎么解决的

A:同上

Q5:为么叫硬件信号ᰁ

A:官方是这么叫的，我原来也只接触过软件信号ᰁ，官方文档大概意思是和软件信号ᰁ作用类似，没有获取到就把核心加入到一个硬件队列，资源可用了使用中断通知。

还有几个基础的C语言问题，印象里是关于C语言text data stack段的含义的

三面

有几个问题和二面᯿复了，围绕我项目问了我关于中断的还有一个关于C语言volatile的问题，挺基础的。对项目抓的很细，让我讲整个控制系统的机构，然后听见关键字就问我。

面经5-嵌入式-大疆

@曲突徙薪

一面

自我介绍后，面试官自我介绍然后没咋看项目直接开问。